Nvidia und der Speicher: neue HBM-Technik, aber nicht fürs Gaming

Der Speichercontroller sitzt bei klassischem HBM4 auf dem Rechenchip und belegt dort Fläche, die den Recheneinheiten fehlt. Nvidia dreht dieses Verhältnis um und verlagert die Steuerlogik in den Speicherstapel. Damit gewinnt der Hersteller Bandbreite und Chipfläche. Offen bleibt aber weiterhin, ob von dem Umbau jemals etwas in den hauseigenen Gaming-Grafikkarten ankommt, die weiterhin GDDR7 nutzen.

NVHBM verlegt den Speichercontroller in den HBM-Stack

Nvidia hat NVHBM als Erweiterung seiner Plattform NVLink Fusion angekündigt und liefert Partnern dafür ein eigenes HBM-Base-Die samt einer angepassten physischen Schnittstelle ("PHY"). HBM4 trennt die gestapelten DRAM-Lagen von der untersten Logikschicht, dem Base-Die, welches sich in einem Logikprozess statt in einem herkömmlichen DRAM-Fertigungsprozess herstellen lässt.

Genau diese Schicht bestückt Nvidia neu: Neben der Ansteuerung des DRAM wandert auch der Speichercontroller in den dreidimensionalen Stapel. Auf dem Rechenchip bleibt nur eine deutlich schmalere Schnittstelle zurück.

AMD hatte bei der Radeon-RX-7000-Serie ("RDNA 3") Cache und Speichercontroller lediglich in eigenen Chiplets neben dem Hauptchip untergebracht. Nvidia verlegt beides eine Ebene höher in den Speicher selbst. Zielgruppe sind Hyperscaler, die eigene KI-Beschleuniger entwerfen und bislang jedes HBM-Interface einzeln mit den Speicherherstellern validieren mussten.

Für sie stellt Nvidia eine standardisierte NVHBM-Implementierung bereit, die mehrere Speicherhersteller anbieten und validieren sollen. Nvidia beschreibt seinen NVHBM als Custom-HBM, die Speicherstapel selbst kommen weiterhin von den etablierten DRAM-Herstellern. Eine eigene DRAM-Fertigung baut der Konzern also nicht auf, sondern besetzt die Logikschicht darunter.

NVHBM soll HBM4E bei Bandbreite und Effizienz überholen

NVHBM erreicht laut Nvidia bis zu 30 Prozent mehr Speicherbandbreite pro Stapel als standardisierter HBM4E-Speicher, bei 15 Prozent geringerer Leistungsaufnahme des Speichersubsystems. Für die Praxis zählt vor allem der Bandbreitenwert, weil KI-Beschleuniger häufiger an der Anbindung als an der Rechenleistung hängen.

Die Flächenangaben betreffen zunächst nur die Chipdesigner: Für PHY und zugehörige Unterstützungslogik nennt Nvidia gegenüber dem JEDEC-Standard HBM4E bis zu 67 Prozent weniger Bedarf. Weil die schmalere Schnittstelle zugleich die Verdrahtung im Interposer entzerrt, soll im gesamten Layout bis zu 80 Prozent mehr nutzbares Silizium entstehen.

Beim Verbrauch rechnet Nvidia auf Rechenzentrumsgröße hoch: In einer Anlage mit einem Gigawatt Anschlussleistung und XPUs zu je 2.000 Watt sollen die eingesparten 15 Prozent Speicherleistung Raum für bis zu 15.000 zusätzliche KI-Beschleuniger schaffen. Gemessen ist davon nichts. Sämtliche Werte stammen aus Nvidias hauseigener Modellrechnung.

Nvidias eigene Angaben zur Chipfläche widersprechen sich

Wie viel Platz NVHBM auf dem Rechenchip freiräumt, beantwortet Nvidia in seinen beiden Blogbeiträgen unterschiedlich: Unternehmensblog und Übersichtstabelle im Entwickler-Blog nennen bis zu 25 Prozent, der Fließtext desselben Entwickler-Beitrags dagegen bis zu 30 Prozent. Beide Zahlen stehen unkommentiert nebeneinander.

In der Zusammenfassung zum Rack-Maßstab rechnet Nvidia dann wieder mit 25 Prozent und kommt zusammen mit NVLink Fusion auf 30 Prozent Mehrleistung je XPU.

Wer die Angaben gegeneinander aufrechnet, sollte sie sauber trennen: Die 67 Prozent gelten ausschließlich für PHY und Support-Logik, nicht für den Hauptchip. Belastbar ist bislang die Größenordnung, nicht die exakte Zahl.

Erster Partner ist Amazon, für Geforce-GPUs ändert sich nichts

Amazons Chiptochter Annapurna Labs setzt NVHBM als erster Partner ein und bringt die Technik gemeinsam mit NVLink Fusion in ihre kommende Beschleunigergeneration Trainium4. Nafea Bshara, Vice President bei Annapurna Labs, spricht von einem "neuen architektonischen Ansatz" für Bandbreite und Effizienz. Interessanter für Spieler ist ein Nebensatz im Unternehmensblog: NVHBM basiere auf derselben Technik, die Nvidia für künftige GPUs einsetzen werde.

Ein Produkt nennt der Hersteller dazu nicht. Gemeint sein dürften jedoch Rechenzentrumsbeschleuniger in der Nachfolge von Vera Rubin, denn in Geforce-Grafikkarten hat HBM nie gesteckt. Indirekt berührt der Umbau den Spielemarkt dennoch: Je enger Nvidia die Speicherhersteller an eigene Base-Die-Designs bindet, desto mehr Fertigungskapazität wandert in HBM für KI-Beschleuniger. Linien, die dort belegt sind, fehlen bei GDDR7 und DDR5.

• NVHBM soll KI-Beschleunigern mehr Speicherbandbreite und nutzbare Chipfläche bringen, wobei die genannten Vorteile bislang auf Nvidias eigenen Modellrechnungen beruhen.
• Für Hyperscaler und Chipentwickler kann die standardisierte Speicheranbindung die Integration von HBM vereinfachen; als erster Partner setzt Amazon die Technik bei Trainium4 ein.
• Für PC-Spieler ändert sich zunächst nichts, da Geforce-GPUs weiter GDDR7 nutzen; zu beobachten bleibt, ob steigende HBM-Kapazitäten die Verfügbarkeit von GDDR7 und DDR5 zusätzlich beeinflussen.

Mitmachen und kommentieren

Wie stehen Sie zu diesem Thema? Die PCGH-Redaktion freut sich schon über Ihre Meinung in den Kommentaren zu dieser Meldung. Sollten Sie hingegen noch keinen Extreme-Account haben, laden wir Sie zu einer Registrierung im Forum ein. Beachten Sie beim Kommentieren aber bitte die gültigen Forenregeln. Folgen Sie gerne PCGH bei 🔈 YouTube oder 💬 WhatsApp und erhalten Sie Neuigkeiten zu CPUs, Grafikkarten und Gaming direkt in Ihrem Feed.

Quelle: Nvidia